报道，三星电子正在研发的下一代定制化HBM4E基底芯片已进入后端设计阶段，标志着该产品的研发工作跨过了中期节点。
基底芯片是HBM最底层的控制区域，负责完成堆叠式DRAM的数据读写、错误修正等核心操作，直接决定HBM的性能与稳定性。近期，客户企业提出了定制化HBM的需求，要求在基底芯片中集成多种逻辑功能。后端设计是指在寄存器传输级（RTL）逻辑电路设计等前端开发完成后，对实际电路进行布局与连接的物理设计阶段。后端设计完成后，厂商会将最终的设计数据交付给晶圆代工企业，这一环节被称为 “流片”。
半导体行业相关人士表示：“三星电子近期在内部制定了全新的HBM产品路线图，并且已经紧急要求合作企业在今年3月前，按照该路线图制定所需产品的供需计划。”这份路线图涵盖了计划于今年量产的第六代HBM4、第七代HBM4E以及第八代HBM5等产品。
分析认为，三星此次制定新路线图，意在将这些下一代HBM的量产时间提前，并强化定制化HBM的发展战略。
去年 12 月，相关人士在一场研讨会上透露：“三星电子从 HBM4 产品开始，同步推进标准HBM和定制化HBM两条产品线，近期还分别为谷歌、Meta 以及英伟达的定制化HBM项目扩充设计人员，新增人员规模达 250 人。” 行业预计，HBM4E将于2027年推出，HBM5则计划在2029年面世。
一位熟悉三星电子的业内人士预测：“HBM4 仍以通用型产品为主，而从HBM4E和HBM5开始，三星将转向定制化HBM的生产。届时，如何与晶圆代工企业合作完成基底芯片的逻辑设计，将成为关键所在。”
目前，三星电子正处于定制化HBM4E基底芯片的物理实现阶段，同时对EDA工具环境进行优化，这些工作均属于后端设计范畴。内存接口电路设计专家任大贤（音译）硕士牵头负责物理实现的核心环节 —— 输入输出（I/O）设计。该硕士曾任职于 IBM 和格芯等企业，并于 2023 年加入三星电子。
定制化HBM4E基底芯片的设计工作，由曾主导HBM4研发的核心人员负责。该研发团队在完成 HBM4 的开发工作后，已于去年 11 月并入 DRAM 研发部门。据悉，三星电子正依托这支团队，同步推进定制化HBM5基底芯片的设计筹备工作。
通常情况下，一款HBM的整体设计周期约为 10 个月，其中后端设计阶段占比高达 60% 至 70%。一家无晶圆厂企业的相关人士解释道：“在后端设计过程中，需要与前端设计环节进行交互修正与验证，前端和后端的耗时占比大致为 4:6。” 业内预计，定制化HBM4E的设计工作将于今年 5 月至 6 月完成。
据悉，SK 海力士和美光科技也有望在相近时间点完成各自定制化HBM4E的研发工作。一位内存行业相关人士表示：“目前三大内存厂商的HBM4E研发进度基本持平，尚未出现明显的领先或落后情况。”
与此同时，三星电子DS部门内存业务部正在参与JEDEC的HBM5标准化工作，由该业务部的夏庆洙（音译）常务牵头推进，同步开展HBM5产品的规划工作。
另一位业内人士表示：“企业通常会在参与 JEDEC 标准制定的同时，推进相关产品的研发，SK 海力士同样在参与HBM5标准化工作的过程中，开展对应的产品研发。” 他补充道：“从 HBM4 开始，厂商已根据客户需求，在基底芯片中集成部分GPU运算能力、散热控制以及错误控制功能。预计 SK 海力士也将从HBM4E起，明确区分通用型HBM与定制化HBM两条产品线，分别进行研发准备。”